PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-216370

(43)Date of publication of application: 22.09.1987

(51)Int.Cl.

H01L 29/78 H01L 29/62

(21)Application number: 61-059837

(71)Applicant: SEIKO INSTR & ELECTRONICS

LTD

(22)Date of filing:

18.03.1986


(72)Inventor: NAKANISHI AKISHIGE

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To obtain a gate insulating film of an MOS transistor having less traps and high dielectric withstanding voltage characteristics by forming the gate insulating film as a composite oxide film made of a plurality of types of oxide films.

CONSTITUTION: A source region 2 and a drain region 3 are provided near the surface of a semiconductor substrate 1, a thermal oxide film 4 is formed on the substrate 1 interposed therebetween, and an oxide film 5 is formed by a high temperature chemical vapor growing method thereon, and a control gate electrode 6 is formed thereon. The structures of the composite oxide films 4, 5 are thermally oxidized, then high temperature chemical vapor grown, or high temperature chemical vapor grown



and then thermally oxidized to contact the film 4 on the substrate 1, and the film 5 is laminated thereon. Thus, an ideal performance as the gate insulating film of an MOS transistor can be achieved.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

昭62-216370 ⑫ 公 開 特 許 公 報 (A)

@Int.Cl.4 H 01 L 29/78 識別記号

庁内整理番号

63公開 昭和62年(1987)9月22日

8422-5F

審査請求 未請求 発明の数 1 (全4頁)

60発明の名称 半導体装置

> の特 图 昭61-59837

23H 图 昭61(1986)3月18日

70発 明 者 中 西 音 滋 東京都江東区亀戸6丁目31番1号 セイコー電子工業株式 会社内

セイコー電子工業株式 東京都江東区亀戸6丁目31番1号

会社

60代 理 人 弁理十 最 ト 滁 外1名

1、発明の名称

半进体装置

2. 特許請求の範囲

(1) 半導体基板表面近榜に設けられたソース領 婚とドレイン領域に持まれた半選体基板要而上に おいて、ゲート総縁腺が少なくとも 2 種類以上の 酸化膜からなる複合酸化膜であることを特徴とす る半退体装置。

(2) 前紀ゲート鉄緑膜が、少なくとも効酸化膜 と形成温度700℃以上の高温化学気相成長法に よる酸化酶からなる2層以上の複合酸化酶である ことを特徴とする特許請求の範囲第1項記載の半 退体妨害。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、熱酸化法と高温化学気相成長法によ る複合酸化膿をゲート絶鱗膜に用いたMOSトラ

1

ンジスタに関する。

(発明の概要)

本祭明はMOSトランジスタの絶疑膜の形成に おいて、熱酸化により形成される酸化膜と高温化 学気相成長による酸化膜を複合的に形成すること により、トラップの少ない、絶縁耐圧特性の優れ たゲート接続限の形成を可能とするものである。 (従来の技術)

従来、MOSトランジスタの換疑酸化腺は外段 化工程もしくは化学気相成器による工程のいずれ か一方のみを用いて形成されていた。

(発明が解決しようとする問題点)

しかしながら、独静化により形成された酸化酸 は高温化学気相成長法より形成される酸化膜より トラップが少ないという長所を持っているが、絶 縁耐圧歩留は劣っている。

一方、高温化学気相成長法により形成された酸 化際は外酸化により形成される酸化酸より絶縁耐 圧歩留は高いが、トラップが多いという欠点をも っている。

れぞれの酸化酸は一長一短があり、これをゲート 総縁膜として利用しようとする時、さらに性能の ない酸化糖が額待されていた。

(問題点を解決するための手段)

以上に述べた問題処を解決するために、未発明 ではか - 比越経験を急酸化により形成し、地いて 700℃以上の高温化学気根板長柱により複合的 依敵化限を収長させた。この複合酸化酸は、まず 700℃以上の高温化学気相吸長柱を用いて酸化 した途、続いて熱酸化を行なっても同様な複合般 化酸が形成され、同様な成果が得られる。

(4t BI)

上記のごとく形成された複合酸化酸は、高温化学気能及性により形成される絶縁前に参写の高い酸化能を熱酸化により形成されるトラップの少ない酸化酸の両者の長所を兼ね購えて持っている。故を他間はMOSトランジスタのゲート後継額として理想的な性能を見谓することが可能となる。

3

ゲート・基板電極間に一定電波を流すためのゲー ト電圧の経時変化図である。

この図におけるゲート電圧の上昇は酸化酸中あ るいは酸化酸 - シリコン界圏に存在するトラップ によって電子が開催されるためである。したがっ てこの結果は熟酸化酸の方がトラップが少ないこ とを示している。

第3回は上記二種間の酸化膜を用いたMOSト ランプスタに一定度減速度を印加した特色的電電 場時間に対する星積酸調率を示す回である。模糊 は、ストレス印加時間を、緩輸性、黒積機機率を 示す。この結果と可らかに高級化学質制能是技 による酸化膜の力が微壊しにくいことがわかる。

以上の二つの利点から、前配の構造をもつ複合 酸化酸はMOSトランジスタのゲート絶縁膜とし て優れた動作を行うことが可能である。

(発明の効果)

本発明による熱酸化膜と高温化学気相成長法に よる酸化膜によって構成される複合酸化膜を利用 することによりトラップの少ない、絶縁耐圧特性

5

本発別の実施例を関面に基づいて詳細に設明する。第1 図は本発明による半導体装置の断削関である。 第1 図において1 は半導体を版であり、その表面近傍にソース開業2 およびドレイン開業3 板1 の支面上に熟験を関4 が、その上に高温化学気相成長性による酸化酸4 が、その上に高温化学気相成長性による酸化酸5 が形成されている。さらにその上に制御ゲート電極6 が設けられている。上記配合酸化酸4、5 の構造は(1) 熱酸化液、高温化学気相成長、(2) 高温化学気相成長後、熱酸化のいずれの工程を用いても単元を摂1 上に洗剤化剤は対し、その上に高温化学気相成長後、熱酸化のいずれの工程を用いても単元と表質化表質も変更なる形に形成される。

酸化膜のトラップを調定する方法としてMOS ダイオードを用いる方法が一般に知られており、 その結果を第2回に示す。第2回は10000 熱酸化機、850に3Hince1、+Hiので形成した 第高化分気相収長性による酸化膜をそれぞれや ト絶縁機として用いたMOSダイオードにおいて

の高いMOSトランジスタのゲート路縁酸を得る ことが可能となった。

4. 関係の額単な影明

第1回は、本発界による半導体装置の新製図で ある。第2回は、MOSダイオードゲート電圧の 経時変化図であり、第3回は、MOSトランジス 夕の誘電装壊時間に対する異積破壊率を示す図で ある。

1・・・半導体基板

2・・・ソース領域

3・・・ドレイン領域


4・・・熱酸化膜

5・・・高温化学気相成長法による酸化膜


6・・・制御ゲート電極


DJ J:

出願人 セイコー電子工業株式会社 代理人 弁理士 最 上 務(4位)名 (統)色)



半導体装置の断面図 第 / 図





MOSトランジスタの訪竟破壊時間に対する恐権破壊率を示す図 第 3 図